Lara Adrosa Marjuita: Tugas Pendahuluan 2 Modul 2

[KEMBALI KE MENU SEBELUMNYA]

DAFTAR ISI

1. Kondisi

2. Gambar Rangkaian Simulasi

3. Video Simulasi

4. Prinsip Kerja Rangkaian

5. Link Download

Tugas Pendahuluan 2 Modul 2
(Percobaan 2 Kondisi 8)

1. Kondisi [Kembali]

Kondisi →Percobaan 2 Kondisi 8

Buatlah rangkaian T flip flop seperti pada gambar pada percobaan dengan ketentuan input B0=0, B1=don't care, B2=1.

2. Gambar Rangkaian Simulasi [Kembali]

3. Video Simulasi [Kembali]

4. Prinsip Kerja Rangkaian [Kembali]

↳Gambar rangkaian di atas merupakan jenis rangkaian T flip flop. T Flip-flop atau flip-flop toggle adalah flip-flop J-K yang kedua masukannya (J dan K) digabungkan menjadi satu sehingga hanya ada satu jalan masuk. Karakteristik dari flip-flop ini adalah kondisi dari keluaran akan selalu toogle atau selalu berlawanan dengan kondisi sebelumnya. Input T merupakan satu-satunya masukan yang ada pada flip-flop jenis ini sedangkan keluarannya tetap dua, seperti semua flip-flop pada umumnya. Kalau keadaan keluaran flip-flop 0, maka setelah adanya sinyal pemicu keadaan-berikut menjadi 1 dan bila keadaannya 1, maka setelah adanya pemicuan keadaannya berubah menjadi 0. Karena sifat ini sering juga flip-flop ini disebut sebagai flip-flop toggle.

↳Pada percobaan 5 ini menggunakan rangkaian flip-flop yang fungsinya adalah untuk menyimpan data sementara. Flip-flop rangkaian percobaan terdiri dari 5 kaki input dan 2 kaki output. Kaki input R dihubungkan ke B0, S dihubungkan ke B1, J dan K dihubungkan ke VCC, kemudian clock dihubungkan ke B2, Sedangkan untuk kaki outputnya sendiri, yaitu Q dihubungkan ke kaki 5 dan Q' dihubungkan ke kaki 6. Pada percobaan ini terlihat bahwa untuk clock aktif berada pada kondisi low atau clocknya berlogika 0. Sedangkan untuk percobaan dengan kondisi yang dipilih, posisi clocknya adalah berlogika 1, sehingga untuk input pada clocknya saat ini tidak aktif. Krena clocknya tidak aktif, maka untuk output yang dihasilkan adalah 0 untuk Q, sedangkan Q' yang merupakan kebalikan dari Q bernilai 1. Jadi untuk percobaan ini, hasil outputnya adalah Q=0 dan Q'=1.

↳Tetapi, apabila clocknya kita ubah menjadi berlogika 0, maka clocknya akan aktif, sehingga peran dari toggle sendiri akan bekerja, dimana dia akan berubah dari 0 menjadi 1, kemudian dari 1 berubah menjadi nol.

Lara Adrosa Marjuita

Tugas Pendahuluan 2 Modul 2

Tidak ada komentar:

Posting Komentar