Laporan Akhir 2 Modul 2





1. Jurnal[Kembali]
2. Alat dan bahan[Kembali]

    A. Alat dan Bahan (Modul De Lorenzo)
        
        1. Jumper

Gambar 1. Jumper

            2. Panel DL 2203D 
            3. Panel DL 2203C 
            4. Panel DL 2203S
Gambar 2. Modul De Lorenzo
      
    B. Alat dan Bahan (Proteus)

        1. IC 74LS112 (JK filp flop)


     
            2. Power DC
Gambar 4 Power DC

           3. Switch (SW-SPDT)
Gambar 5 Switch

          4.  Logicprobe atau LED
Gambar 6 Logic Probe

3. Rangkaian Simulasi[Kembali]

Gambar 7 Rangkaian pada Modul De Lorenzo

Gambar 8 Rangkaian pada Proteus

4. Prinsip Kerja[Kembali]
↳ Pada percobaan ini menggunakan IC 74LS112 yang merupakan jenis dari IC J-K Flip Flop. Dalam hal ini, kaki R (reset) dihubungkan ke B0  deangan inputan berupa 1, kaki S (set ) dihubungkan ke B1 dengan inputannya adalah 0 , kaki J dan K sama sama dihubungkan ke VCC, kemudian untuk kaki clk dihubungkan ke B2 dengan inputan 1. Ungtuk output sendiri yaitu untuk Q dihubungkan ke H7 dan untuk H6 dihubungkan ke 0. Apabila disimulasikan maka untuk ouput yang dihasilkan adalah Q bernilai 1 dan Q' bernilai 0. Hal ini disebabkan karena clk bersifat aktif low, dimana ia akan aktif saat berlogika 0. Karena pada kaki S (set), input yang diberikan adalah 0, maka akan mampu mengktifkan rangkaian yang bekerja pada kondisi aktif low, sehingga output yang dihasilkan berlogika 1. Pada percobaan ini, juga divariasikan beberapa keadaan, yaitu:
  • Apabila B0=0, B1=1 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi inputan berupa 0. Karena pada percobaan ini, tepatnya pada kaki R (reset) diberi logika 0, maka untuk rangkaiannya menjadi bersifat asinkronous reset sehingga outputnya menjadi berlogika 0. Ini sesuai dengan tabel kebenaran yang ada.
  • Apabila B0=1, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=0. Ini disebabkan karena clocknya bersifat aktif low, sehingga dia akan aktif ketika diberi Q'= 0. Karena pada percobaan ini, tepatnya pada kaki S (set) diberi logika 0, maka untuk rangkaiannya menjadi aktif sehingga outputnya menjadi berlogika 1. Ini sesuai dengan tabel kebenaran yang ada.
  • Apabila B0=0, B1=0 dan B2=don't care, maka untuk output yang dihasilkan adalah Q=1 dan Q'=1. Ini dinamakan kedaan terlarang, karena kedua ouput sama sama memiliki nilai yang sama yaitu 1. Dimana yang seharusnya untuk nilai Q dengan Q' biasanya nilainya adalah berlawanan. Keadaan ini terjadi saat R (resert) dan S (set) sama sama diberikan inputan 0.
  • Apabila B0=1, B1=1 dan B2=toggle, maka untuk output yang dihasilkan adalah Q=0 dan Q'=1. Kondisi ini dinamakan kondisi toggle yatu kondisi disaat outputnya membalikkan nilai output sebeumnya. Dimana sebelumnya output bernilai Q=1 dan sekarang outputnya dibalikkan sehingga nilainya menjadi Q=0. Hasil ouput ini sudah sesuai dengan tabel kebenarannya.
↳ Berdasarkan percobaan yang telah dilakukan, nilai ouput yang didapatkan smaa dengan tabel kebenarannya, sehingga datanya dapat dikatakan akurat.

5. Video Percobaan[Kembali]


6. Analisis[Kembali]

1) Apa yang terjadi jika B1 diganti clock pada kondisi 2!
 Jawab:
Pada percobaan 2, apabila B1 diganti dengan clock, tepatnya bagian s(set) yang diganti, yang maka untuk output dihasilkan adalah Q=1 dan Q'=0. Ini berlaku saat clocknya berlogika 1. Sedangkan, apabila clocknya berlogika 0 maka untuk outputnya akan berubah menjadi Q= 0 dan Q'=-1. Ini seperti mendeskripsikan terjadinya toggle. Tetapi, perubahan ini hanya berlangsung sebentar (sangat cepat perpindahannya) yang kemudian akan berubah ke kondisi Semula yaitu saat Q=1 dan Q'=0.

2) Bandingkan hasil percobaan dengan teori! 
Jawab:
Berdasarkan percobaan 2, analisa untuk hasil percobaan dengan teori yaitu : 
* Teori
Percobaan menggunakan beberapa mode dan T flip-flop yaitu :
    - Asinkronous reset dimana input yang diberikan adalah reset (R) bernilai 0 dan set (s) bernilai 1.
    - Asinkronous set dimana ut yang diberikan adalah reset (R) bernilai dan set (s) bernilai 0.
    - Untuk terlarang yaitu saat input reset (R) dan setnya (S) bernilai 0 Toggle merupakan kondisi saat         cr(B0) dan Pre (B1) diberi logika 1, sedangkan untuk Clknya dihubungkan ke T (B2).
* Percobaan
  • Pada T Flip-Flop, saat mode Asinkronous reset, dimana nilainya adalah nol, maka untuk hasil outputnya yaitu Q bernilai 0 dan Q' bernilai 1. Hal ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop, saat mode Asinkronous set, dimana nilai inputnya adalah nol, maka hasil outputnya yaitu Q berilai 1 dan Q' bernilai 0. Hal ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop, saat kondisi terlarang maka untuk outputnya adalah Q=1 dan Q'= 1. Hasil ini sama dengan tabel kebenaran. 
  • Pada T Flip-Flop saat digunakan mode Toggle yaitu output Q berubah sesuai dengan ouput T nya. Pada percobaan terlihat bahwa ketika input T berlogika 1 maka outputnya membalikkan nilai output don T yaitu 0. Sedangkan jika input T berlogika 0 maka outputnya tidak dibalikkan (sama). Hasil output ini sama dengan tabel kebenaran.yaitu:
Jadi dapat disimpulkan bahwa untuk hasil percobaan dengan Leoni sama hasilnya, sehingga dapat dikatakan akurat dan Sesuai dengan tabel kebenaran.

3. Apa Fungsi masing-masing kaki Flip-Flop yang digunakan? 
Jawab:
⇒Kaki S
  ↳ Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B1. Kaki S juga             disebut kaki set. 
⇒Kaki R
 ↳ Merupakan kaki yang digunakan untuk masukan (input) yang ditandai dengan B0. Kaki R juga disebut kaki reset.
⇒Kaki J 
 ↳ Merupakan kaki yang digunakan sebagai masukan pengendali, karena menentukan apa yang      dilakukan flip flop pada Suatu pinggiran pulsa positif Digunakan dalam pembuatan Tflip flop yang     digabung dengan kaki K menjadi satu dan dihubungkan ke VCC.
⇒Kaki K
 ↳ Merupakan kaki yang digunakan sebagai masukan pengendali karena menentukan apa yang     dilakukan flip flop pada suatu pinggiran Pulsa positif. Digunakan dalam pembuatan T flip-flop yang   merupakan pengembangan dan J-K Flip flop. Kaki K digabung dengan kaki J menjadi satu dan       dihubungkan ke VCC. Ini dihubungkan pada B2.
⇒ Clock (Kali Clock) 
 ↳ Merupakan kaki yang berperan sebagai Sakelar yang berfungsi mengaktifkan atau mengontrol       inputnya yang akan kita gerakkan maupun kita ubah-ubah.
⇒Kaki Q 
 ↳ Merupakan kaki yang menampilkan hasil atau output dan percobaan. Ini dihubungkan pada H7.
⇒Kaki Q'
 ↳ Merupakan kaki yang menampilkan komplemen dari output yang dihasilkan. Ini dihubungkan pada     H6.

7. Download[Kembali]






Tidak ada komentar:

Posting Komentar

Langganan: Postingan (Atom)

  BAHAN PRESENTASI UNTUK MATAKULIAH ELEKTRONIKA 2020 OLEH Lara Adrosa Marjuita 2010951014 Dosen Pengampu Dr. Darwison, MT Referensi a. Darwi...

  • (tanpa judul)
      BAHAN PRESENTASI UNTUK MATAKULIAH ELEKTRONIKA 2020 OLEH Lara Adrosa Marjuita 2010951014 Dosen Pengampu Dr. Darwison, MT Referensi a. Darwi...
  • (tanpa judul)
     BAHAN PRESENTASI UNTUK MATAKULIAH KIMIA 2020 OLEH Lara Adrosa Marjuita 2010951014 Dosen Pengampu Dr. Darwison, MT Referensi Chang, R. and G...